title
Süstoolsel maatriksil põhineva närvivõrgu kiirendi realisatsioon FPGAs
Realization of 2D systolic array-based neural network accelerator in FPGA
author
Budovey,Nikita
keywords
bakalaureusetööd
maatriksid (matemaatika)
bachelor's theses
FPGA
2D systolic array
SystemVerilog
supervisor
Raik, Jaan
Taheri, Mahdi
defence date
07.06.2023
language
est
institution
Tallinna Tehnikaülikool
Tallinn University of Technology
faculty
Infotehnoloogia teaduskond
School of Information Technologies
department / college
Arvutisüsteemide instituut
Department of Computer Systems
subunit
Riistvara arendus ja programmeerimine, IACB
Hardware Development and Programming, IACB