pealkiri
Süstoolsel maatriksil põhineva närvivõrgu kiirendi realisatsioon FPGAs
Realization of 2D systolic array-based neural network accelerator in FPGA
autor
Budovey,Nikita
märksõnad
bakalaureusetööd
maatriksid (matemaatika)
bachelor's theses
FPGA
2D systolic array
SystemVerilog
juhendaja
Raik, Jaan
Taheri, Mahdi
kaitsmiskuupäev
07.06.2023
keel
est
asutus
Tallinna Tehnikaülikool
Tallinn University of Technology
teaduskond
Infotehnoloogia teaduskond
School of Information Technologies
instituut / kolledž
Arvutisüsteemide instituut
Department of Computer Systems
allüksus
Riistvara arendus ja programmeerimine, IACB
Hardware Development and Programming, IACB