Otsing - TalTech raamatukogu digikogu

Vali kollektsioon vali kõik eemalda valik

artiklid

bakalaureusetööd

digiteeritud perioodika

diplomitööd

doktoritööd

IOP

kaitsmisele minevad doktoritööd

konverentsikogumikud

magistritööd

raamatukogu väljaanded

standardid

teadus- ja arengutegevuse aruanded

Tehnikaülikooli ajalugu

Tehnikaülikooli toimetised

uuringuaruanded

varia

õpikud ja õppevahendid

Pealkiri

Autor/juhendaja/koostaja

Struktuuriüksus

Märksõna

Aasta

-

Reasta

Register

Raik, Jaan - juhendaja

Kuva ainult täistekste

Kirjeid leitud: 22

1. Cross-Layer Dependability Management in Network on Chip based System on Chip. Kiipvõrkudel põhinevate süsteemide kihtideülene usaldatavuse haldus Azad, Siavoosh Payandeh13.06.2018 doktoritööd
2. Süstoolsel maatriksil põhineva närvivõrgu kiirendi realisatsioon FPGAs. Realization of 2D systolic array-based neural network accelerator in FPGA Budovey,Nikita07.06.2023 bakalaureusetööd
3. Bonfire kiipvõrgu jõudlus analüüs. Performance analysis of Bonfire Network on Chip Dida, Martin10.06.2016 magistritööd
4. DfT-based External Test and Diagnosis of Mesh-like Networks on Chips. Testitavusel põhinev välise testi ja diagnoosi meetod kahemõõtmelistele kiipvõrkudele Govind, Vineeth27.11.2009 doktoritööd
5. Mutation-Based Verification and Error Correction in High-Level Designs. Mutatsioonidel põhinev verifitseerimine ja vigade parandamine kõrgtaseme skeemides Hantson, Hanno12.11.2015 doktoritööd
6. Cost-Effective Concurrent Hardware Checkers for Network on Chip based System on Chip. Kulutõhusad süsteemiga paralleelsed rikkemonitorid kiipvõrkudel põhinevatele kiipsüsteemidele Hariharan, Ranganathan21.08.2019 doktoritööd
7. Techniques for Robust Routing, Communication and Computation in Multiprocessor Systems. Robustse marsruutimise, side ja arvutuse tehnikad mitmeprotsessorilistes süsteemides Janson, Karl14.01.2021 doktoritööd
8. Simulation-Based Hardware Verification with High-Level Decision Diagrams. Simuleerimisel põhinev riistvara verifitseerimine kõrgtaseme otsustusdiagrammidel Jenihhin, Maksim08.12.2008 doktoritööd
9. Formal Verification and Error Correction on High-Level Decision Diagrams. Formaalne verifitseerimine ja vigade parandamine kõrgtasemelistel otsustusdiagrammidel Karputkin, Anton23.08.2012 doktoritööd
10. Novel Neural Network Accelerator Architectures for FPGAs. Uudsed närvivõrkude kiirendite arhitektuurid FPGAdele Kerner, Madis10.04.2024 doktoritööd
11. Methods for Improving the Accuracy and Efficiency of Fault Simulation in Digital Systems. Meetodid digitaalsüsteemide rikete simuleerimise täpsuse ja efektiivsuse tõstmiseks Kõusaar, Jaak26.04.2019 doktoritööd
12. Approaches to Extra-Functional Verification of Security and Reliability Aspects in Hardware Designs. Riistvaraprojektide turva- ja töökindlusaspektide ekstrafunktsionaalse verifitseerimise lähenemisviisid Lai, Xinhui17.06.2022 doktoritööd
13. Dependability Improvements of NoC-Based Systems. Töökindluse parandamine kiipvõrkudel põhinevates süsteemides Niazmand, Behrad16.05.2018 doktoritööd
14. Ajutiste rikete halduse mõju efektiivsusele. Efficiency Implications of Transient Fault Mitigation Pihlak, René06.06.2019 magistritööd
15. Assessment of Electroencephalographic Measures Applied in the Detection of Depression. Depressiooni avastamiseks kasutatavate elektroentsefalograafilise signaali mõõdikute analüüs Päeske, Laura23.03.2021 doktoritööd
16. Hierarchical Test Pattern Generation and Untestability Identification Techniques for Synchronous Sequential Circuits. Hierarhilised testigenereerimise ja mittetestitavuse identifitseerimise meetodid sünkroonsetele järjestikskeemidele Rannaste, Anna25.11.2010 doktoritööd
17. Fault Simulation and Code Coverage Analysis of RTL Designs Using High-Level Decision Diagrams. Rikete simuleerimine ja koodikatte analüüs register-siirde tasemel kasutades kõrgtaseme otsustusdiagramme Reinsalu, Uljana12.06.2013 doktoritööd
18. Jõudluse ja energiatarbe hindamine mittelenduval mälul põhineval mälusisesel arvutusel ja mäluhierarhial. Performance and Energy Evaluation of NVM-Based CIM and Memory Hierarchy Shalabi, Ameer06.06.2019 magistritööd
19. Comprehensive Abstraction of VHDL RTL Cores to ESL SystemC. Register-siirde taseme VHDL kirjelduste kompleksne abstraheerimine süsteemitaseme SystemC mudeliteks Syed, Saif Abrar20.04.2016 doktoritööd
20. Hardware Modeling for Design Verification and Debug. Riistvara modelleerimine disaini verifitseerimise ja silumise jaoks Tšepurov, Anton14.06.2013 doktoritööd
21. Data-Driven Fault-Resilient Cross-Layer Sensor Network Architecture. Andmepõhine tõrkekindel kihtideülene sensorvõrgu arhitektuur Vihman, Lauri26.02.2024 doktoritööd
22. Constraints Solving Based Hierarchical Test Generation for Synchronous Sequential Circuits. Kitsenduste lahendamisel baseeruv hierarhiline testigenereerimine sünkroonsetele järjestikskeemidele Viilukas, Taavi30.11.2012 doktoritööd

Kirjeid leitud: 22

1

TalTech Digikogu