Toggle navigation
Otsing
Kollektsioonid
Registrid
Abi ja info
Digikogu
Otsing
Kollektsioonid
Registrid
Abi ja info
Intranet
Logi sisse
Vali kollektsioon
vali kõik
eemalda valik
artiklid
bakalaureusetööd
digiteeritud perioodika
diplomitööd
doktoritööd
IOP
kaitsmisele minevad doktoritööd
konverentsikogumikud
magistritööd
raamatukogu väljaanded
standardid
teadus- ja arengutegevuse aruanded
Tehnikaülikooli ajalugu
Tehnikaülikooli toimetised
uuringuaruanded
varia
õpikud ja õppevahendid
Pealkiri
Autor/juhendaja/koostaja
Struktuuriüksus
Märksõna
Aasta
-
Reasta
autor A-Z
autor Z-A
ilmumisaasta kasvavalt
ilmumisaasta kahanevalt
pealkiri A-Z
pealkiri Z-A
Register
RTL - märksõna
Kuva ainult täistekste
Rakenda
Kirjeid leitud: 2
1.
Comprehensive Abstraction of VHDL RTL Cores to ESL SystemC. Register-siirde taseme VHDL kirjelduste kompleksne abstraheerimine süsteemitaseme SystemC mudeliteks
Syed, Saif Abrar
20.04.2016
doktoritööd
2.
Hardware Modeling for Design Verification and Debug. Riistvara modelleerimine disaini verifitseerimise ja silumise jaoks
Tšepurov, Anton
14.06.2013
doktoritööd
Kirjeid leitud: 2
1