Toggle navigation
Otsing
Kollektsioonid
Registrid
Abi ja info
Digikogu
Otsing
Kollektsioonid
Registrid
Abi ja info
Intranet
Logi sisse
pealkiri
Kahefaasiline lineaarse keerukusega lagoritm rikete kollapseerimiseks digitaalskeemides
Double phase fault collapsing with linear complexity in digital circuit
autor
Oyeniran, Adeboye Stephen
märksõnad
SSBDD
VLSI
magistritööd
fault collpasing
SSBDD
circuit testing
test generation
VLSI
master's theses
juhendaja
Ubar, Raimund-Johannes
kaitsmiskuupäev
11.06.2015
keel
eng
asutus
Tallinna Tehnikaülikool
Tallinn University of Technology
teaduskond
Infotehnoloogia teaduskond
Faculty of Information Technology
instituut / kolledž
Arvutitehnika instituut
Department of Computer Engineering
allüksus
Arvutisüsteemide diagnostika ja verifitseerimise õppetool
Chair of Computer Systems Test and Verification
Laadi alla täistekst
pdf
1,38 MB