pealkiri
Area Efficient Design and Implementation of a Novel Divider Circuit Block
Uudne efektiivne jagamistehte riistvaraline realisatsioon
autor
Patankar, Udayan Sunil
märksõnad
VLSI
FPGA
divider
restoring
non-restoring
digit recurrence
USP-Awadhoot divider
Awadhoot matrix
variable latency
dissertations
integraallülitused
algoritmid
jagamine
kompuutersimulatsioon
dissertatsioonid
kirjeldus
Citation: Patankar, U. S. (2025). Area Efficient Design and Implementation of a Novel Divider Circuit Block [TalTech Press]. https://doi.org/10.23658/taltech.29/2025
doktoritöö järjekorranumber
29/2025
väljaandja
TalTech Press
TalTech Kirjastus
juhendaja
Koel, Ants
Pardy, Tamás
kaitsmiskuupäev
28.05.2025
identifikaator
https://digikogu.taltech.ee/et/Item/bada7a0d-f54f-48bb-844d-37e23ad8d029
ISBN 978-9916-80-298-4 (PDF)
https://doi.org/10.23658/taltech.29/2025
keel
eng
õigused
CC BY-NC-SA
asutus
Tallinn University of Technology
Tallinna Tehnikaülikool
teaduskond
School of Information Technologies
Infotehnoloogia teaduskond
instituut / kolledž
Thomas Johann Seebeck Department of Electronics
Thomas Johann Seebecki elektroonikainstituut